Модули сбора данных R-серии c ПЛИС



Каждый модуль R-серии имеет АЦП и ЦАПы на каждый канал и встроенную микросхему ПЛИС для обработки сигналов в режиме реального времени и детерминированного во времени исполнения алгоритмов. Такая архитектура делает модули R-серии идеальным выбором для задач, требующих не только сбора и генерации аналоговых и цифровых данных, но и особых режимов тактирования, детерминированной обработки сигналов, а также отработки моделей в задачах HIL.

Многофункциональные модули сбора данных серии R
Модель
(Номер в росреестре)
Число
каналов AI/AO
Параметры
оцифровки AI1
Параметры
обновления AO
Цифровые
линии2
ПЛИС Размер ОЗУ
ПЛИС
PXIe-7858R 8/8 1 МВыб/c 16 бит 1 МВыб/c 16 бит 48 Kintex-7 325T 512 МБ DRAM
PXIe-7856/57R 8/8 1 МВыб/c 16 бит 1 МВыб/c 16 бит 48 Kintex-7 325T —/512 МБ DRAM
PXI-7852R/42R
(57388-14)
8/8 750/200 кВыб/c 16 бит 1 МВыб/c 16 бит 96 Virtex-5 LX50 192 кБ
PXI-7851R/41R
(57388-14)
8/8 750/200 кВыб/c 16 бит 1 МВыб/c 16 бит 96 Virtex-5 LX30 128 кБ
PXIe-7820R/21R 128 Kintex-7 160T 512 МБ DRAM
PXIe-7822R 128 Kintex-7 325T —/512 МБ DRAM
PXI-7813R 160 Virtex-II 3M Gates 192 кБ
PXI-7811R 160 Virtex-II 1M Gates 80 кБ
1Одновременная оцифровка всех каналов. 2Цифровые линии TTL/LVTTL тактируются ПЛИС до 80 МГц.
You are using the BNS Add Widget plugin. Thank You!